mirror of
https://github.com/brain-hackers/u-boot-brain
synced 2024-08-19 08:28:51 +09:00
dm: sunxi: Add pinmux functions which take a bank parameter
With driver model we will have access to a bank pointer, so we want to use it rather than converting back to a number, and then back to a bank pointer. Add functions to provide this feature. Signed-off-by: Simon Glass <sjg@chromium.org> Acked-by: Hans de Goede <hdegoede@redhat.com> Signed-off-by: Hans de Goede <hdegoede@redhat.com>
This commit is contained in:
parent
57f878efe5
commit
bf38891af2
@ -10,32 +10,42 @@
|
|||||||
#include <asm/io.h>
|
#include <asm/io.h>
|
||||||
#include <asm/arch/gpio.h>
|
#include <asm/arch/gpio.h>
|
||||||
|
|
||||||
int sunxi_gpio_set_cfgpin(u32 pin, u32 val)
|
void sunxi_gpio_set_cfgbank(struct sunxi_gpio *pio, int bank_offset, u32 val)
|
||||||
{
|
{
|
||||||
u32 bank = GPIO_BANK(pin);
|
u32 index = GPIO_CFG_INDEX(bank_offset);
|
||||||
u32 index = GPIO_CFG_INDEX(pin);
|
u32 offset = GPIO_CFG_OFFSET(bank_offset);
|
||||||
u32 offset = GPIO_CFG_OFFSET(pin);
|
|
||||||
struct sunxi_gpio *pio = BANK_TO_GPIO(bank);
|
|
||||||
|
|
||||||
clrsetbits_le32(&pio->cfg[0] + index, 0xf << offset, val << offset);
|
clrsetbits_le32(&pio->cfg[0] + index, 0xf << offset, val << offset);
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
}
|
||||||
|
|
||||||
int sunxi_gpio_get_cfgpin(u32 pin)
|
void sunxi_gpio_set_cfgpin(u32 pin, u32 val)
|
||||||
{
|
{
|
||||||
u32 cfg;
|
|
||||||
u32 bank = GPIO_BANK(pin);
|
u32 bank = GPIO_BANK(pin);
|
||||||
u32 index = GPIO_CFG_INDEX(pin);
|
|
||||||
u32 offset = GPIO_CFG_OFFSET(pin);
|
|
||||||
struct sunxi_gpio *pio = BANK_TO_GPIO(bank);
|
struct sunxi_gpio *pio = BANK_TO_GPIO(bank);
|
||||||
|
|
||||||
|
sunxi_gpio_set_cfgbank(pio, pin, val);
|
||||||
|
}
|
||||||
|
|
||||||
|
int sunxi_gpio_get_cfgbank(struct sunxi_gpio *pio, int bank_offset)
|
||||||
|
{
|
||||||
|
u32 index = GPIO_CFG_INDEX(bank_offset);
|
||||||
|
u32 offset = GPIO_CFG_OFFSET(bank_offset);
|
||||||
|
u32 cfg;
|
||||||
|
|
||||||
cfg = readl(&pio->cfg[0] + index);
|
cfg = readl(&pio->cfg[0] + index);
|
||||||
cfg >>= offset;
|
cfg >>= offset;
|
||||||
|
|
||||||
return cfg & 0xf;
|
return cfg & 0xf;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
int sunxi_gpio_get_cfgpin(u32 pin)
|
||||||
|
{
|
||||||
|
u32 bank = GPIO_BANK(pin);
|
||||||
|
struct sunxi_gpio *pio = BANK_TO_GPIO(bank);
|
||||||
|
|
||||||
|
return sunxi_gpio_get_cfgbank(pio, pin);
|
||||||
|
}
|
||||||
|
|
||||||
int sunxi_gpio_set_drv(u32 pin, u32 val)
|
int sunxi_gpio_set_drv(u32 pin, u32 val)
|
||||||
{
|
{
|
||||||
u32 bank = GPIO_BANK(pin);
|
u32 bank = GPIO_BANK(pin);
|
||||||
|
@ -180,7 +180,9 @@ enum sunxi_gpio_number {
|
|||||||
#define SUNXI_GPIO_PULL_UP 1
|
#define SUNXI_GPIO_PULL_UP 1
|
||||||
#define SUNXI_GPIO_PULL_DOWN 2
|
#define SUNXI_GPIO_PULL_DOWN 2
|
||||||
|
|
||||||
int sunxi_gpio_set_cfgpin(u32 pin, u32 val);
|
void sunxi_gpio_set_cfgbank(struct sunxi_gpio *pio, int bank_offset, u32 val);
|
||||||
|
void sunxi_gpio_set_cfgpin(u32 pin, u32 val);
|
||||||
|
int sunxi_gpio_get_cfgbank(struct sunxi_gpio *pio, int bank_offset);
|
||||||
int sunxi_gpio_get_cfgpin(u32 pin);
|
int sunxi_gpio_get_cfgpin(u32 pin);
|
||||||
int sunxi_gpio_set_drv(u32 pin, u32 val);
|
int sunxi_gpio_set_drv(u32 pin, u32 val);
|
||||||
int sunxi_gpio_set_pull(u32 pin, u32 val);
|
int sunxi_gpio_set_pull(u32 pin, u32 val);
|
||||||
|
Loading…
Reference in New Issue
Block a user