gazerbeam: Import Linux DT
Import the Linux device tree for the Gazerbeam board. Signed-off-by: Mario Six <mario.six@gdsys.cc>
This commit is contained in:
Mario Six
parent
9638879cba
commit
96373c1d91
|
|
@ -0,0 +1 @@
|
|||
*.dtb
|
||||
|
|
@ -2,6 +2,7 @@
|
|||
|
||||
dtb-$(CONFIG_TARGET_T2080QDS) += t2080qds.dtb
|
||||
dtb-$(CONFIG_TARGET_MCR3000) += mcr3000.dtb
|
||||
dtb-$(CONFIG_TARGET_GAZERBEAM) += gazerbeam.dtb
|
||||
|
||||
targets += $(dtb-y)
|
||||
|
||||
|
|
|
|||
|
|
@ -0,0 +1,600 @@
|
|||
/*
|
||||
* Gazerbeam CON Device Tree Source
|
||||
*
|
||||
* (C) Copyright 2015
|
||||
* Dirk Eibach, Guntermann & Drunck GmbH, eibach@gdsys.de
|
||||
*
|
||||
* This program is free software; you can redistribute it and/or modify it
|
||||
* under the terms of the GNU General Public License as published by the
|
||||
* Free Software Foundation; either version 2 of the License, or (at your
|
||||
* option) any later version.
|
||||
*/
|
||||
|
||||
/include/ "gdsys/mpc8308.dtsi"
|
||||
|
||||
/include/ "gdsys/gazerbeam-base.dtsi"
|
||||
|
||||
/include/ "gdsys/soc/i2c/cirrus-audio-codec.dtsi"
|
||||
/include/ "gdsys/soc/i2c/dallas-rtc.dtsi"
|
||||
/include/ "gdsys/soc/lbc/gazerbeam.dtsi"
|
||||
/include/ "gdsys/soc/nor/flash-80k-partition.dtsi"
|
||||
|
||||
&board_lbc {
|
||||
FPGA0:iocon_uart@1,0 {
|
||||
reg = <0x1 0x0 0x100000>;
|
||||
little-endian;
|
||||
interrupts = <48 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
};
|
||||
|
||||
FPGA1:iocon_uart@2,0 {
|
||||
reg = <0x2 0x0 0x100000>;
|
||||
little-endian;
|
||||
interrupts = <17 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
};
|
||||
};
|
||||
|
||||
&FPGA0 {
|
||||
compatible = "gdsys,iocon_fpga";
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
bus = <&FPGA0BUS>;
|
||||
unit_id = <0>;
|
||||
fpga-type = <1>;
|
||||
usb_base = <0x0080>;
|
||||
audio_base = <0x0040>;
|
||||
timebase_base = <0x013c>;
|
||||
|
||||
/*
|
||||
* for every interrupt source there must be a dataset specifying
|
||||
* 1. type (1: standard)
|
||||
* 2. status register offset
|
||||
* 3. mask register offset
|
||||
* 4. default mask
|
||||
*/
|
||||
fpga_interrupt_sources =
|
||||
<1 0x000a 0x000c 0x4000>, /* 0: TOP_INTERRUPT */
|
||||
<1 0x001c 0x001e 0x0000>; /* 1: EXTENDED_INTERRUPT */
|
||||
/*
|
||||
* for every interrupt there must be a dataset specifying
|
||||
* 1. type (1: status, 2: event)
|
||||
* 2. interrupt source index
|
||||
* 3. interrupt register bit
|
||||
* 4. mask register bit
|
||||
*/
|
||||
#fpga_interrupt_map-cells = <4>;
|
||||
fpga_interrupt_map =
|
||||
<1 0 14 14>, /* 0: EXTENDED_INTERRUPT */
|
||||
<1 0 0 0>, /* 1: VIDEO 0 */
|
||||
<1 0 1 1>, /* 2: VIDEO 1 */
|
||||
<1 0 2 2>, /* 3: VIDEO IC 0 */
|
||||
<1 0 3 3>, /* 4: VIDEO IC 1 */
|
||||
<1 0 4 4>, /* 5: IIC MAIN */
|
||||
<1 0 6 6>, /* 6: IIC VIDEO 0 */
|
||||
<1 0 7 7>, /* 7: IIC VIDEO 1 */
|
||||
<1 1 0 0>, /* 8: OSD 0 */
|
||||
<1 1 1 1>, /* 9: OSD 1 */
|
||||
<1 1 2 2>, /* 10: SPDIF 0 */
|
||||
<1 1 3 3>, /* 11: SPDIF 1 */
|
||||
<1 0 12 12>, /* 12: COMM 0 */
|
||||
<1 0 13 13>, /* 13: COMM 1 */
|
||||
<1 0 10 10>, /* 14: COMM 2 */
|
||||
<1 0 11 11>, /* 15: COMM 3 */
|
||||
<2 0 5 5>, /* 16: MDIO */
|
||||
<1 0 8 8>, /* 17: PHY */
|
||||
<1 1 4 4>, /* 18: RS232 */
|
||||
<1 1 5 5>, /* 19: AUDIO */
|
||||
<1 1 8 8>, /* 20: PROC_AUDIO */
|
||||
<1 1 7 7>, /* 21: USB/ETH-UART INT */
|
||||
<2 1 10 10>, /* 22: AXI Bridge 0 */
|
||||
<2 1 11 11>, /* 23: AXI Bridge 1 */
|
||||
<2 1 9 9>, /* 24: USB/ETH-Secondary IIC */
|
||||
<>;
|
||||
};
|
||||
|
||||
&FPGA1 {
|
||||
compatible = "gdsys,iocon_fpga";
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
bus = <&FPGA1BUS>;
|
||||
unit_id = <1>;
|
||||
fpga-type = <1>;
|
||||
usb_base = <0x0070>;
|
||||
audio_base = <0x0040>;
|
||||
timebase_base = <0x013c>;
|
||||
|
||||
/*
|
||||
* for every interrupt source there must be a dataset specifying
|
||||
* 1. type (1: standard)
|
||||
* 2. status register offset
|
||||
* 3. mask register offset
|
||||
* 4. default mask
|
||||
*/
|
||||
fpga_interrupt_sources =
|
||||
<1 0x000a 0x000c 0x4000>, /* 0: TOP_INTERRUPT */
|
||||
<1 0x001c 0x001e 0x0000>; /* 1: EXTENDED_INTERRUPT */
|
||||
/*
|
||||
* for every interrupt there must be a dataset specifying
|
||||
* 1. type (1: status, 2: event)
|
||||
* 2. interrupt source index
|
||||
* 3. interrupt register bit
|
||||
* 4. mask register bit
|
||||
*/
|
||||
#fpga_interrupt_map-cells = <4>;
|
||||
fpga_interrupt_map =
|
||||
<1 0 14 14>, /* 0: EXTENDED_INTERRUPT */
|
||||
<1 0 0 0>, /* 1: VIDEO 0 */
|
||||
<1 0 1 1>, /* 2: VIDEO 1 */
|
||||
<1 0 2 2>, /* 3: VIDEO IC 0 */
|
||||
<1 0 3 3>, /* 4: VIDEO IC 1 */
|
||||
<1 0 4 4>, /* 5: IIC MAIN */
|
||||
<1 0 6 6>, /* 6: IIC VIDEO 0 */
|
||||
<1 0 7 7>, /* 7: IIC VIDEO 1 */
|
||||
<1 1 0 0>, /* 8: OSD 0 */
|
||||
<1 1 1 1>, /* 9: OSD 1 */
|
||||
<1 1 2 2>, /* 10: SPDIF 0 */
|
||||
<1 1 3 3>, /* 11: SPDIF 1 */
|
||||
<1 0 12 12>, /* 12: COMM 0 */
|
||||
<1 0 13 13>, /* 13: COMM 1 */
|
||||
<1 0 10 10>, /* 14: COMM 2 */
|
||||
<1 0 11 11>, /* 15: COMM 3 */
|
||||
<2 0 5 5>, /* 16: MDIO */
|
||||
<1 0 8 8>, /* 17: PHY */
|
||||
<1 1 4 4>, /* 18: RS232 */
|
||||
<1 1 5 5>, /* 19: AUDIO */
|
||||
<1 1 8 8>, /* 20: PROC_AUDIO */
|
||||
<1 1 7 7>, /* 21: USB/ETH-UART INT */
|
||||
<2 1 10 10>, /* 22: AXI Bridge 0 */
|
||||
<2 1 11 11>, /* 23: AXI Bridge 1 */
|
||||
<2 1 9 9>, /* 24: USB/ETH-Secondary IIC */
|
||||
<>;
|
||||
};
|
||||
|
||||
/ {
|
||||
FPGA0BUS: fpga0bus {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
ranges = <0 0 0x00002000>;
|
||||
|
||||
compatible = "gdsys,soc";
|
||||
|
||||
fpga0_rs232 {
|
||||
compatible = "gdsys,ihs_trans_rs232";
|
||||
reg = <0x50 0x08>;
|
||||
little-endian;
|
||||
};
|
||||
|
||||
fpga0_uart_usb {
|
||||
compatible = "gdsys,ihs_simple_uart";
|
||||
reg = <0xa0 0x08>;
|
||||
little-endian;
|
||||
fpga_interrupts = <21>;
|
||||
line = <0>;
|
||||
};
|
||||
|
||||
fpga0_iic_main {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0x60 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <5>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga0_dp_video0_redriver: fpga0_dp_video0_redriver {
|
||||
compatible = "ti,sn75dp130";
|
||||
reg = <0x2c>;
|
||||
eq-i2c-enable = <3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0>; /* 3.5 dB for all pe values for all lanes */
|
||||
};
|
||||
fpga0_dp_video1_redriver: fpga0_dp_video1_redriver {
|
||||
compatible = "ti,sn75dp130";
|
||||
reg = <0x2e>;
|
||||
eq-i2c-enable = <3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0>; /* 3.5 dB for all pe values for all lanes */
|
||||
};
|
||||
lm77@48 {
|
||||
compatible = "national,lm77";
|
||||
reg = <0x48>;
|
||||
};
|
||||
ads1015@49 {
|
||||
compatible = "ti,ads1015";
|
||||
reg = <0x49>;
|
||||
};
|
||||
ads1015@4b {
|
||||
compatible = "ti,ads1015";
|
||||
reg = <0x4b>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga0_video0 {
|
||||
compatible = "gdsys,ihs_video_out";
|
||||
reg = <0x100 0x40>;
|
||||
little-endian;
|
||||
fpga_interrupts = <1 8>; /* VIDEO OSD */
|
||||
osd_base = <0x180>;
|
||||
osd_buffer_base = <0x1000>;
|
||||
spdif_audio_base = <0x1e0>;
|
||||
video_index = <0>;
|
||||
video_id = <0>;
|
||||
fpga-force-pos-pol;
|
||||
sync-source;
|
||||
fpga-pb-pixels = <2730>; /* 8192 / 3 */
|
||||
fpga-ra-lines = <2>;
|
||||
video_tx = <&fpga0_dp_video0>;
|
||||
clk_gen = <&fpga0_video0_clkgen>;
|
||||
ddc_ci = <&fpga0_dp_video0>;
|
||||
};
|
||||
|
||||
fpga0_iic_video0 {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0x1c0 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <6>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga0_video0_clkgen: fpga0_video0_clkgen {
|
||||
compatible = "idt,ics8n3qv01";
|
||||
reg = <0x6e>;
|
||||
channel = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga0_axi_video0 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
compatible = "gdsys,ihs_axi";
|
||||
reg = <0x170 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <22>;
|
||||
|
||||
fpga0_dp_video0: fpga0_dp_video0 {
|
||||
compatible = "gdsys,logicore_dp_tx";
|
||||
reg = <0x44a10000 0x1000>;
|
||||
little-endian;
|
||||
redriver = <&fpga0_dp_video0_redriver>;
|
||||
video_id = <0>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga0_video1 {
|
||||
compatible = "gdsys,ihs_video_out";
|
||||
reg = <0x200 0x40>;
|
||||
little-endian;
|
||||
fpga_interrupts = <2 9>; /* VIDEO OSD */
|
||||
osd_base = <0x280>;
|
||||
osd_buffer_base = <0x2000>;
|
||||
spdif_audio_base = <0x2e0>;
|
||||
video_index = <1>;
|
||||
video_id = <1>;
|
||||
fpga-force-pos-pol;
|
||||
sync-source;
|
||||
fpga-pb-pixels = <2730>; /* 8192 / 3 */
|
||||
fpga-ra-lines = <2>;
|
||||
video_tx = <&fpga0_dp_video1>;
|
||||
clk_gen = <&fpga0_video1_clkgen>;
|
||||
ddc_ci = <&fpga0_dp_video1>;
|
||||
};
|
||||
|
||||
fpga0_iic_video1 {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0x2c0 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <7>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga0_video1_clkgen: fpga0_video1_clkgen {
|
||||
compatible = "idt,ics8n3qv01";
|
||||
reg = <0x6e>;
|
||||
channel = <1>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga0_axi_video1 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
compatible = "gdsys,ihs_axi";
|
||||
reg = <0x270 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <23>;
|
||||
|
||||
fpga0_dp_video1: fpga0_dp_video1 {
|
||||
compatible = "gdsys,logicore_dp_tx";
|
||||
reg = <0x44a10000 0x1000>;
|
||||
little-endian;
|
||||
redriver = <&fpga0_dp_video1_redriver>;
|
||||
video_id = <1>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga0_iic_usb {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0xb0 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <24>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
pca9555@20 {
|
||||
compatible = "nxp,pca9555";
|
||||
reg = <0x20>;
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
};
|
||||
};
|
||||
|
||||
fpga0_ep0 {
|
||||
compatible = "gdsys,io-endpoint";
|
||||
reg = < 0x020 0x10
|
||||
0x320 0x10
|
||||
0x340 0x10
|
||||
0x360 0x10>;
|
||||
little-endian;
|
||||
irq-model-local;
|
||||
fpga_interrupts = <12 13 14 15>;
|
||||
pollcycle = <200>;
|
||||
nprot_channel = <16>;
|
||||
uart_line = <0>;
|
||||
ep_index = <0>;
|
||||
line_protocol = <1>;
|
||||
};
|
||||
|
||||
fpga0_mdio {
|
||||
compatible = "gdsys,ihs_mdiomaster";
|
||||
reg = <0x0058 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <16>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga0_phy0 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <0>;
|
||||
};
|
||||
fpga0_phy1 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <1>;
|
||||
};
|
||||
fpga0_phy2 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <2>;
|
||||
};
|
||||
fpga0_phy3 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <3>;
|
||||
};
|
||||
};
|
||||
|
||||
};
|
||||
|
||||
|
||||
FPGA1BUS: fpga1bus {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
ranges = <0 0 0x00002000>;
|
||||
|
||||
compatible = "gdsys,soc";
|
||||
|
||||
fpga1_uart_usb {
|
||||
compatible = "gdsys,ihs_simple_uart";
|
||||
reg = <0xa0 0x08>;
|
||||
little-endian;
|
||||
fpga_interrupts = <21>;
|
||||
line = <4>; /* TODO check and FIX */
|
||||
};
|
||||
|
||||
fpga1_iic_main {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0x60 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <5>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga1_dp_video0_redriver: fpga1_dp_video0_redriver {
|
||||
compatible = "ti,sn75dp130";
|
||||
reg = <0x2c>;
|
||||
eq-i2c-enable = <3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0>; /* 3.5 dB for all pe values for all lanes */
|
||||
};
|
||||
fpga1_dp_video1_redriver: fpga1_dp_video1_redriver {
|
||||
compatible = "ti,sn75dp130";
|
||||
reg = <0x2e>;
|
||||
eq-i2c-enable = <3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0
|
||||
3 2 1 0>; /* 3.5 dB for all pe values for all lanes */
|
||||
};
|
||||
lm77@48 {
|
||||
compatible = "national,lm77";
|
||||
reg = <0x48>;
|
||||
};
|
||||
ads1015@49 {
|
||||
compatible = "ti,ads1015";
|
||||
reg = <0x49>;
|
||||
};
|
||||
ads1015@4b {
|
||||
compatible = "ti,ads1015";
|
||||
reg = <0x4b>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga1_video0 {
|
||||
compatible = "gdsys,ihs_video_out";
|
||||
reg = <0x100 0x40>;
|
||||
little-endian;
|
||||
fpga_interrupts = <1 8>; /* VIDEO OSD */
|
||||
osd_base = <0x180>;
|
||||
osd_buffer_base = <0x1000>;
|
||||
spdif_audio_base = <0x1e0>;
|
||||
video_index = <0>;
|
||||
video_id = <4>;
|
||||
fpga-force-pos-pol;
|
||||
sync-source;
|
||||
fpga-pb-pixels = <2730>; /* 8192 / 3 */
|
||||
fpga-ra-lines = <2>;
|
||||
video_tx = <&fpga1_dp_video0>;
|
||||
clk_gen = <&fpga1_video0_clkgen>;
|
||||
ddc_ci = <&fpga1_dp_video0>;
|
||||
};
|
||||
|
||||
fpga1_iic_video0 {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0x1c0 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <6>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga1_video0_clkgen: fpga1_video0_clkgen {
|
||||
compatible = "idt,ics8n3qv01";
|
||||
reg = <0x6e>;
|
||||
channel = <4>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga1_axi_video0 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
compatible = "gdsys,ihs_axi";
|
||||
reg = <0x170 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <22>;
|
||||
|
||||
fpga1_dp_video0: fpga1_dp_video0 {
|
||||
compatible = "gdsys,logicore_dp_tx";
|
||||
reg = <0x44a10000 0x1000>;
|
||||
little-endian;
|
||||
redriver = <&fpga1_dp_video0_redriver>;
|
||||
video_id = <4>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga1_video1 {
|
||||
compatible = "gdsys,ihs_video_out";
|
||||
reg = <0x200 0x40>;
|
||||
little-endian;
|
||||
fpga_interrupts = <2 9>; /* VIDEO OSD */
|
||||
osd_base = <0x280>;
|
||||
osd_buffer_base = <0x2000>;
|
||||
spdif_audio_base = <0x2e0>;
|
||||
video_index = <1>;
|
||||
video_id = <5>;
|
||||
fpga-force-pos-pol;
|
||||
sync-source;
|
||||
fpga-pb-pixels = <2730>; /* 8192 / 3 */
|
||||
fpga-ra-lines = <2>;
|
||||
video_tx = <&fpga1_dp_video1>;
|
||||
clk_gen = <&fpga1_video1_clkgen>;
|
||||
ddc_ci = <&fpga1_dp_video1>;
|
||||
};
|
||||
|
||||
fpga1_iic_video1 {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0x2c0 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <7>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga1_video1_clkgen: fpga1_video1_clkgen {
|
||||
compatible = "idt,ics8n3qv01";
|
||||
reg = <0x6e>;
|
||||
channel = <5>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga1_axi_video1 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
compatible = "gdsys,ihs_axi";
|
||||
reg = <0x270 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <23>;
|
||||
|
||||
fpga1_dp_video1: fpga1_dp_video1 {
|
||||
compatible = "gdsys,logicore_dp_tx";
|
||||
reg = <0x44a10000 0x1000>;
|
||||
little-endian;
|
||||
redriver = <&fpga1_dp_video1_redriver>;
|
||||
video_id = <5>;
|
||||
};
|
||||
};
|
||||
|
||||
fpga1_iic_usb {
|
||||
compatible = "gdsys,ihs_i2cmaster";
|
||||
reg = <0xb0 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <24>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
pca9555@20 {
|
||||
compatible = "nxp,pca9555";
|
||||
reg = <0x20>;
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
};
|
||||
};
|
||||
|
||||
fpga1_ep0 {
|
||||
compatible = "gdsys,io-endpoint";
|
||||
reg = < 0x020 0x10
|
||||
0x320 0x10
|
||||
0x340 0x10
|
||||
0x360 0x10>;
|
||||
little-endian;
|
||||
irq-model-local;
|
||||
fpga_interrupts = <12 13 14 15>;
|
||||
pollcycle = <200>;
|
||||
nprot_channel = <17>;
|
||||
uart_line = <1>;
|
||||
ep_index = <0>;
|
||||
line_protocol = <1>;
|
||||
};
|
||||
|
||||
fpga1_mdio {
|
||||
compatible = "gdsys,ihs_mdiomaster";
|
||||
reg = <0x0058 0x10>;
|
||||
little-endian;
|
||||
fpga_interrupts = <16>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
fpga1_phy0 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <0>;
|
||||
};
|
||||
fpga1_phy1 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <1>;
|
||||
};
|
||||
fpga1_phy2 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <2>;
|
||||
};
|
||||
fpga1_phy3 {
|
||||
compatible = "ethernet-phy-ieee802.3-c45";
|
||||
device_type ="ethernet-phy";
|
||||
reg = <3>;
|
||||
};
|
||||
};
|
||||
|
||||
};
|
||||
|
||||
};
|
||||
|
|
@ -0,0 +1,185 @@
|
|||
/*
|
||||
* Gazerbeam Device Tree Source
|
||||
*
|
||||
* (C) Copyright 2015
|
||||
* Dirk Eibach, Guntermann & Drunck GmbH, eibach@gdsys.de
|
||||
*
|
||||
* This program is free software; you can redistribute it and/or modify it
|
||||
* under the terms of the GNU General Public License as published by the
|
||||
* Free Software Foundation; either version 2 of the License, or (at your
|
||||
* option) any later version.
|
||||
*/
|
||||
|
||||
/ {
|
||||
model = "gdsys,gazerbeam";
|
||||
compatible = "fsl,mpc8308rdb";
|
||||
|
||||
aliases {
|
||||
ethernet0 = &enet0;
|
||||
ethernet1 = &enet1;
|
||||
};
|
||||
|
||||
memory {
|
||||
device_type = "memory";
|
||||
};
|
||||
};
|
||||
|
||||
&enet1 {
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
&IIC {
|
||||
fsl,preserve-clocking;
|
||||
|
||||
at97sc3205t@29 {
|
||||
compatible = "atmel,at97sc3204t";
|
||||
reg = <0x29>;
|
||||
};
|
||||
|
||||
lm77@48 {
|
||||
compatible = "national,lm77";
|
||||
reg = <0x48>;
|
||||
};
|
||||
|
||||
ads1015@49 {
|
||||
compatible = "ti,ads1015";
|
||||
reg = <0x49>;
|
||||
};
|
||||
|
||||
lm77@4a {
|
||||
compatible = "national,lm77";
|
||||
reg = <0x4a>;
|
||||
};
|
||||
|
||||
emc2305@2e {
|
||||
compatible = "smsc,emc2305";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0x2e>;
|
||||
fan@0 {
|
||||
reg = <0>;
|
||||
};
|
||||
fan@1 {
|
||||
reg = <1>;
|
||||
};
|
||||
fan@2 {
|
||||
reg = <2>;
|
||||
};
|
||||
fan@3 {
|
||||
reg = <3>;
|
||||
};
|
||||
fan@4 {
|
||||
reg = <4>;
|
||||
};
|
||||
};
|
||||
|
||||
emc2305@4c {
|
||||
compatible = "smsc,emc2305";
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
reg = <0x4c>;
|
||||
fan@0 {
|
||||
reg = <0>;
|
||||
};
|
||||
fan@1 {
|
||||
reg = <1>;
|
||||
};
|
||||
fan@2 {
|
||||
reg = <2>;
|
||||
};
|
||||
fan@3 {
|
||||
reg = <3>;
|
||||
};
|
||||
fan@4 {
|
||||
reg = <4>;
|
||||
};
|
||||
};
|
||||
|
||||
at24c512@54 {
|
||||
compatible = "atmel,24c512";
|
||||
reg = <0x54>;
|
||||
};
|
||||
|
||||
/* PPC-Board */
|
||||
pca9698@22 {
|
||||
compatible = "nxp,pca9698";
|
||||
reg = <0x22>;
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
};
|
||||
|
||||
/* IO-Board */
|
||||
pca9698@20 {
|
||||
compatible = "nxp,pca9698";
|
||||
reg = <0x20>;
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
};
|
||||
};
|
||||
|
||||
&IIC2 {
|
||||
fsl,preserve-clocking;
|
||||
|
||||
status = "okay";
|
||||
|
||||
/* MC2/SC-Board */
|
||||
GPIO_VB0: pca9698@20 {
|
||||
compatible = "nxp,pca9698";
|
||||
reg = <0x20>;
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
};
|
||||
|
||||
/* MC4-Board */
|
||||
GPIO_VB1: pca9698@22 {
|
||||
compatible = "nxp,pca9698";
|
||||
reg = <0x22>;
|
||||
#gpio-cells = <2>;
|
||||
gpio-controller;
|
||||
};
|
||||
};
|
||||
|
||||
&SPI {
|
||||
gpios = < /*SPI-CSS-FPGA-U-FLASH#*/ &gpio0 8 0
|
||||
/*SPI-CSS-FPGA-O-FLASH#*/ &gpio0 6 0
|
||||
/*SPI-CSS-STDP1_U-FLASH#*/ &gpio0 12 0
|
||||
/*SPI-CSS-STDP2_U-FLASH#*/ &gpio0 11 0
|
||||
/*SPI-CSS-STDP1_O-FLASH#*/ &gpio0 15 0
|
||||
/*SPI-CSS-STDP2_O-FLASH#*/ &gpio0 3 0>;
|
||||
|
||||
m25p16@0 {
|
||||
compatible = "st,n25q128a11";
|
||||
reg = <0x0>;
|
||||
spi-max-frequency = <20000000>;
|
||||
};
|
||||
|
||||
m25p16@1 {
|
||||
compatible = "st,n25q128a11";
|
||||
reg = <0x1>;
|
||||
spi-max-frequency = <20000000>;
|
||||
};
|
||||
|
||||
m25p16@2 {
|
||||
compatible = "st,m25p40";
|
||||
reg = <0x2>;
|
||||
spi-max-frequency = <20000000>;
|
||||
};
|
||||
|
||||
m25p16@3 {
|
||||
compatible = "st,m25p40";
|
||||
reg = <0x3>;
|
||||
spi-max-frequency = <20000000>;
|
||||
};
|
||||
|
||||
m25p16@4 {
|
||||
compatible = "st,m25p40";
|
||||
reg = <0x4>;
|
||||
spi-max-frequency = <20000000>;
|
||||
};
|
||||
|
||||
m25p16@5 {
|
||||
compatible = "st,m25p40";
|
||||
reg = <0x5>;
|
||||
spi-max-frequency = <20000000>;
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,354 @@
|
|||
/*
|
||||
* Basic platform for gdsys mpc8308 based devices
|
||||
*
|
||||
* (C) Copyright 2014
|
||||
* Dirk Eibach, Guntermann & Drunck GmbH, eibach@gdsys.de
|
||||
*
|
||||
* based on mpc8308rdb
|
||||
* Copyright 2009 Freescale Semiconductor Inc.
|
||||
* Copyright 2010 Ilya Yanok, Emcraft Systems, yanok@emcraft.com
|
||||
*
|
||||
* This program is free software; you can redistribute it and/or modify it
|
||||
* under the terms of the GNU General Public License as published by the
|
||||
* Free Software Foundation; either version 2 of the License, or (at your
|
||||
* option) any later version.
|
||||
*/
|
||||
|
||||
/dts-v1/;
|
||||
|
||||
#include <dt-bindings/memory/mpc83xx-sdram.h>
|
||||
|
||||
/ {
|
||||
compatible = "fsl,mpc8308rdb";
|
||||
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
aliases {
|
||||
serial0 = &serial0;
|
||||
serial1 = &serial1;
|
||||
};
|
||||
|
||||
memory {
|
||||
device_type = "memory";
|
||||
};
|
||||
|
||||
cpus {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
PowerPC,8308@0 {
|
||||
device_type = "cpu";
|
||||
reg = <0x0>;
|
||||
d-cache-line-size = <32>;
|
||||
i-cache-line-size = <32>;
|
||||
d-cache-size = <16384>;
|
||||
i-cache-size = <16384>;
|
||||
timebase-frequency = <0>; // from bootloader
|
||||
bus-frequency = <0>; // from bootloader
|
||||
clock-frequency = <0>; // from bootloader
|
||||
};
|
||||
};
|
||||
|
||||
board_lbc: localbus@e0005000 {
|
||||
#address-cells = <2>;
|
||||
#size-cells = <1>;
|
||||
compatible = "fsl,mpc8315-elbc", "fsl,elbc", "simple-bus";
|
||||
reg = <0xe0005000 0x1000>;
|
||||
interrupts = <77 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
};
|
||||
|
||||
board_soc: immr@e0000000 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
device_type = "soc";
|
||||
compatible = "fsl,mpc8308-immr", "simple-bus";
|
||||
ranges = <0 0xe0000000 0x00100000>;
|
||||
reg = <0xe0000000 0x00000200>;
|
||||
bus-frequency = <0>;
|
||||
|
||||
wdt@200 {
|
||||
device_type = "watchdog";
|
||||
compatible = "mpc83xx_wdt";
|
||||
reg = <0x200 0x100>;
|
||||
};
|
||||
|
||||
memory@2000 {
|
||||
#address-cells = <2>;
|
||||
#size-cells = <1>;
|
||||
compatible = "fsl,mpc83xx-mem-controller";
|
||||
reg = <0x2000 0x1000>;
|
||||
device_type = "memory";
|
||||
|
||||
driver_software_override = <DSO_ENABLE>;
|
||||
p_impedance_override = <DSO_P_IMPEDANCE_NOMINAL>;
|
||||
n_impedance_override = <DSO_N_IMPEDANCE_NOMINAL>;
|
||||
odt_termination_value = <ODT_TERMINATION_150_OHM>;
|
||||
ddr_type = <DDR_TYPE_DDR2_1_8_VOLT>;
|
||||
|
||||
clock_adjust = <CLOCK_ADJUST_05>;
|
||||
|
||||
read_to_write = <0>;
|
||||
write_to_read = <0>;
|
||||
read_to_read = <0>;
|
||||
write_to_write = <0>;
|
||||
active_powerdown_exit = <2>;
|
||||
precharge_powerdown_exit = <6>;
|
||||
odt_powerdown_exit = <8>;
|
||||
mode_reg_set_cycle = <2>;
|
||||
|
||||
precharge_to_activate = <2>;
|
||||
activate_to_precharge = <6>;
|
||||
activate_to_readwrite = <2>;
|
||||
mcas_latency = <CASLAT_40>;
|
||||
refresh_recovery = <17>;
|
||||
last_data_to_precharge = <2>;
|
||||
activate_to_activate = <2>;
|
||||
last_write_data_to_read = <2>;
|
||||
|
||||
additive_latency = <0>;
|
||||
mcas_to_preamble_override = <READ_LAT_PLUS_1_2>;
|
||||
write_latency = <3>;
|
||||
read_to_precharge = <2>;
|
||||
write_cmd_to_write_data = <CLOCK_DELAY_1_2>;
|
||||
minimum_cke_pulse_width = <3>;
|
||||
four_activates_window = <5>;
|
||||
|
||||
self_refresh = <SREN_ENABLE>;
|
||||
sdram_type = <TYPE_DDR2>;
|
||||
databus_width = <DATA_BUS_WIDTH_32>;
|
||||
|
||||
force_self_refresh = <MODE_NORMAL>;
|
||||
dll_reset = <DLL_RESET_ENABLE>;
|
||||
dqs_config = <DQS_TRUE>;
|
||||
odt_config = <ODT_ASSERT_READS>;
|
||||
posted_refreshes = <1>;
|
||||
|
||||
refresh_interval = <2084>;
|
||||
precharge_interval = <256>;
|
||||
|
||||
sdmode = <0x0242>;
|
||||
esdmode = <0x0440>;
|
||||
|
||||
ram@0 {
|
||||
reg = <0x0 0x0 0x8000000>;
|
||||
compatible = "nanya,nt5tu64m16hg";
|
||||
|
||||
odt_rd_cfg = <ODT_RD_NEVER>;
|
||||
odt_wr_cfg = <ODT_WR_ONLY_CURRENT>;
|
||||
bank_bits = <3>;
|
||||
row_bits = <13>;
|
||||
col_bits = <10>;
|
||||
};
|
||||
};
|
||||
|
||||
IIC:i2c@3000 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
cell-index = <0>;
|
||||
compatible = "fsl-i2c";
|
||||
reg = <0x3000 0x100>;
|
||||
interrupts = <14 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
dfsrr;
|
||||
};
|
||||
|
||||
IIC2: i2c@3100 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
compatible = "fsl-i2c";
|
||||
reg = <0x3100 0x100>;
|
||||
interrupts = <15 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
dfsrr;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
SPI:spi@7000 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
cell-index = <0>;
|
||||
compatible = "fsl,spi";
|
||||
reg = <0x7000 0x1000>;
|
||||
interrupts = <16 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
mode = "cpu";
|
||||
};
|
||||
|
||||
sdhc@2e000 {
|
||||
compatible = "fsl,esdhc", "fsl,mpc8308-esdhc";
|
||||
reg = <0x2e000 0x1000>;
|
||||
interrupts = <42 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
sdhci,auto-cmd12;
|
||||
/* Filled in by U-Boot */
|
||||
clock-frequency = <0>;
|
||||
};
|
||||
|
||||
serial0: serial@4500 {
|
||||
cell-index = <0>;
|
||||
device_type = "serial";
|
||||
compatible = "fsl,ns16550", "ns16550";
|
||||
reg = <0x4500 0x100>;
|
||||
clock-frequency = <133333333>;
|
||||
interrupts = <9 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
};
|
||||
|
||||
serial1: serial@4600 {
|
||||
cell-index = <1>;
|
||||
device_type = "serial";
|
||||
compatible = "fsl,ns16550", "ns16550";
|
||||
reg = <0x4600 0x100>;
|
||||
clock-frequency = <133333333>;
|
||||
interrupts = <10 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
};
|
||||
|
||||
gpio0: gpio@c00 {
|
||||
#gpio-cells = <2>;
|
||||
device_type = "gpio";
|
||||
compatible = "fsl,mpc8308-gpio", "fsl,mpc8349-gpio";
|
||||
reg = <0xc00 0x18>;
|
||||
interrupts = <74 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
gpio-controller;
|
||||
};
|
||||
|
||||
/* IPIC
|
||||
* interrupts cell = <intr #, sense>
|
||||
* sense values match linux IORESOURCE_IRQ_* defines:
|
||||
* sense == 8: Level, low assertion
|
||||
* sense == 2: Edge, high-to-low change
|
||||
*/
|
||||
ipic: interrupt-controller@700 {
|
||||
compatible = "fsl,ipic";
|
||||
interrupt-controller;
|
||||
#address-cells = <0>;
|
||||
#interrupt-cells = <2>;
|
||||
reg = <0x700 0x100>;
|
||||
device_type = "ipic";
|
||||
};
|
||||
|
||||
ipic-msi@7c0 {
|
||||
compatible = "fsl,ipic-msi";
|
||||
reg = <0x7c0 0x40>;
|
||||
msi-available-ranges = <0x0 0x100>;
|
||||
interrupts = < 0x43 0x8
|
||||
0x4 0x8
|
||||
0x51 0x8
|
||||
0x52 0x8
|
||||
0x56 0x8
|
||||
0x57 0x8
|
||||
0x58 0x8
|
||||
0x59 0x8 >;
|
||||
interrupt-parent = < &ipic >;
|
||||
};
|
||||
|
||||
dma@2c000 {
|
||||
compatible = "fsl,mpc8308-dma", "fsl,mpc5121-dma";
|
||||
reg = <0x2c000 0x1800>;
|
||||
interrupts = <3 0x8
|
||||
94 0x8>;
|
||||
interrupt-parent = < &ipic >;
|
||||
};
|
||||
|
||||
enet0: ethernet@24000 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
ranges = <0x0 0x24000 0x1000>;
|
||||
|
||||
cell-index = <0>;
|
||||
device_type = "network";
|
||||
model = "eTSEC";
|
||||
compatible = "gianfar", "fsl,tsec";
|
||||
reg = <0x24000 0x1000>;
|
||||
local-mac-address = [ 00 00 00 00 00 00 ];
|
||||
interrupts = <32 0x8 33 0x8 34 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
tbi-handle = < &tbi0 >;
|
||||
phy-handle = < &phy1 >;
|
||||
fsl,magic-packet;
|
||||
|
||||
mdio@520 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
compatible = "fsl,gianfar-mdio";
|
||||
reg = <0x520 0x20>;
|
||||
phy1: ethernet-phy@1 {
|
||||
reg = <0x1>;
|
||||
};
|
||||
phy2: ethernet-phy@0 {
|
||||
reg = <0x0>;
|
||||
device_type = "ethernet-phy";
|
||||
};
|
||||
tbi0: tbi-phy@11 {
|
||||
reg = <0x11>;
|
||||
device_type = "tbi-phy";
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
enet1: ethernet@25000 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
cell-index = <1>;
|
||||
device_type = "network";
|
||||
model = "eTSEC";
|
||||
compatible = "gianfar", "fsl,tsec";
|
||||
reg = <0x25000 0x1000>;
|
||||
ranges = <0x0 0x25000 0x1000>;
|
||||
local-mac-address = [ 00 00 00 00 00 00 ];
|
||||
interrupts = <35 0x8 36 0x8 37 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
phy-handle = < &phy2 >;
|
||||
status = "disabled";
|
||||
|
||||
mdio@520 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
compatible = "fsl,gianfar-tbi";
|
||||
reg = <0x520 0x20>;
|
||||
tbi1: tbi-phy@11 {
|
||||
reg = <0x11>;
|
||||
device_type = "tbi-phy";
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
pci0: pcie@e0009000 {
|
||||
#address-cells = <3>;
|
||||
#size-cells = <2>;
|
||||
#interrupt-cells = <1>;
|
||||
device_type = "pci";
|
||||
compatible = "fsl,mpc8308-pcie", "fsl,mpc8314-pcie";
|
||||
reg = <0xe0009000 0x00001000
|
||||
0xb0000000 0x01000000>;
|
||||
ranges = <0x02000000 0 0xa0000000 0xa0000000 0 0x10000000
|
||||
0x01000000 0 0x00000000 0xb1000000 0 0x00800000>;
|
||||
bus-range = <0 0>;
|
||||
interrupt-map-mask = <0xf800 0 0 7>;
|
||||
interrupt-map = <0 0 0 1 &ipic 1 8
|
||||
0 0 0 2 &ipic 1 8
|
||||
0 0 0 3 &ipic 1 8
|
||||
0 0 0 4 &ipic 1 8>;
|
||||
interrupts = <0x1 0x8>;
|
||||
interrupt-parent = <&ipic>;
|
||||
clock-frequency = <0>;
|
||||
|
||||
pcie@0 {
|
||||
#address-cells = <3>;
|
||||
#size-cells = <2>;
|
||||
device_type = "pci";
|
||||
reg = <0 0 0 0 0>;
|
||||
ranges = <0x02000000 0 0xa0000000
|
||||
0x02000000 0 0xa0000000
|
||||
0 0x10000000
|
||||
0x01000000 0 0x00000000
|
||||
0x01000000 0 0x00000000
|
||||
0 0x00800000>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,6 @@
|
|||
&IIC {
|
||||
cs4265@4f {
|
||||
compatible = "cirrus,cs4265";
|
||||
reg = <0x0000004f>;
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,6 @@
|
|||
&IIC {
|
||||
ds1339@68 {
|
||||
compatible = "dallas,ds1339";
|
||||
reg = <0x68>;
|
||||
};
|
||||
};
|
||||
|
|
@ -0,0 +1,5 @@
|
|||
&board_lbc {
|
||||
ranges = <0x0 0x0 0xfe000000 0x00800000
|
||||
0x1 0x0 0xe0600000 0x00003000
|
||||
0x2 0x0 0xe0700000 0x00003000>;
|
||||
};
|
||||
|
|
@ -0,0 +1,20 @@
|
|||
&board_lbc {
|
||||
flash@0,0 {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
compatible = "cfi-flash";
|
||||
reg = <0x0 0x0 0x100000>;
|
||||
bank-width = <2>;
|
||||
device-width = <1>;
|
||||
|
||||
u-boot@0 {
|
||||
reg = <0x0 0x80000>;
|
||||
};
|
||||
env@80000 {
|
||||
reg = <0x80000 0x10000>;
|
||||
};
|
||||
env1@90000 {
|
||||
reg = <0x90000 0x10000>;
|
||||
};
|
||||
};
|
||||
};
|
||||
Loading…
Reference in New Issue