mirror of
https://github.com/brain-hackers/u-boot-brain
synced 2024-09-07 13:23:20 +09:00
arm-imx: Fix registers definition
Sync registers definition with linux Signed-off-by: Jean-Christophe PLAGNIOL-VILLARD <plagnioj@jcrosoft.com>
This commit is contained in:
parent
4cd288b589
commit
724902c846
@ -48,7 +48,7 @@ static void logo_init(void)
|
|||||||
imx_gpio_mode(PD14_PF_FLM_VSYNC);
|
imx_gpio_mode(PD14_PF_FLM_VSYNC);
|
||||||
imx_gpio_mode(PD13_PF_LP_HSYNC);
|
imx_gpio_mode(PD13_PF_LP_HSYNC);
|
||||||
imx_gpio_mode(PD6_PF_LSCLK);
|
imx_gpio_mode(PD6_PF_LSCLK);
|
||||||
imx_gpio_mode(GPIO_PORTD | GPIO_OUT | GPIO_GPIO);
|
imx_gpio_mode(GPIO_PORTD | GPIO_OUT | GPIO_DR);
|
||||||
imx_gpio_mode(PD11_PF_CONTRAST);
|
imx_gpio_mode(PD11_PF_CONTRAST);
|
||||||
imx_gpio_mode(PD10_PF_SPL_SPR);
|
imx_gpio_mode(PD10_PF_SPL_SPR);
|
||||||
|
|
||||||
|
@ -6,11 +6,11 @@
|
|||||||
*
|
*
|
||||||
*/
|
*/
|
||||||
|
|
||||||
|
#define IO_ADDRESS(x) ((x) | IMX_IO_BASE)
|
||||||
|
|
||||||
# ifndef __ASSEMBLY__
|
# ifndef __ASSEMBLY__
|
||||||
# define __REG(x) (*((volatile u32 *)(x)))
|
# define __REG(x) (*((volatile u32 *)IO_ADDRESS(x)))
|
||||||
# define __REG2(x,y) \
|
# define __REG2(x,y) (*(volatile u32 *)((u32)&__REG(x) + (y)))
|
||||||
( __builtin_constant_p(y) ? (__REG((x) + (y))) \
|
|
||||||
: (*(volatile u32 *)((u32)&__REG(x) + (y))) )
|
|
||||||
# else
|
# else
|
||||||
# define __REG(x) (x)
|
# define __REG(x) (x)
|
||||||
# define __REG2(x,y) ((x)+(y))
|
# define __REG2(x,y) ((x)+(y))
|
||||||
@ -87,14 +87,20 @@
|
|||||||
|
|
||||||
/* PLL registers */
|
/* PLL registers */
|
||||||
#define CSCR __REG(IMX_PLL_BASE) /* Clock Source Control Register */
|
#define CSCR __REG(IMX_PLL_BASE) /* Clock Source Control Register */
|
||||||
|
#define CSCR_SPLL_RESTART (1<<22)
|
||||||
|
#define CSCR_MPLL_RESTART (1<<21)
|
||||||
|
#define CSCR_SYSTEM_SEL (1<<16)
|
||||||
|
#define CSCR_BCLK_DIV (0xf<<10)
|
||||||
|
#define CSCR_MPU_PRESC (1<<15)
|
||||||
|
#define CSCR_SPEN (1<<1)
|
||||||
|
#define CSCR_MPEN (1<<0)
|
||||||
|
|
||||||
#define MPCTL0 __REG(IMX_PLL_BASE + 0x4) /* MCU PLL Control Register 0 */
|
#define MPCTL0 __REG(IMX_PLL_BASE + 0x4) /* MCU PLL Control Register 0 */
|
||||||
#define MPCTL1 __REG(IMX_PLL_BASE + 0x8) /* MCU PLL and System Clock Register 1 */
|
#define MPCTL1 __REG(IMX_PLL_BASE + 0x8) /* MCU PLL and System Clock Register 1 */
|
||||||
#define SPCTL0 __REG(IMX_PLL_BASE + 0xc) /* System PLL Control Register 0 */
|
#define SPCTL0 __REG(IMX_PLL_BASE + 0xc) /* System PLL Control Register 0 */
|
||||||
#define SPCTL1 __REG(IMX_PLL_BASE + 0x10) /* System PLL Control Register 1 */
|
#define SPCTL1 __REG(IMX_PLL_BASE + 0x10) /* System PLL Control Register 1 */
|
||||||
#define PCDR __REG(IMX_PLL_BASE + 0x20) /* Peripheral Clock Divider Register */
|
#define PCDR __REG(IMX_PLL_BASE + 0x20) /* Peripheral Clock Divider Register */
|
||||||
|
|
||||||
#define CSCR_MPLL_RESTART (1<<21)
|
|
||||||
|
|
||||||
/*
|
/*
|
||||||
* GPIO Module and I/O Multiplexer
|
* GPIO Module and I/O Multiplexer
|
||||||
* x = 0..3 for reg_A, reg_B, reg_C, reg_D
|
* x = 0..3 for reg_A, reg_B, reg_C, reg_D
|
||||||
@ -117,9 +123,12 @@
|
|||||||
#define SWR(x) __REG2(IMX_GPIO_BASE + 0x3c, ((x) & 3) << 8)
|
#define SWR(x) __REG2(IMX_GPIO_BASE + 0x3c, ((x) & 3) << 8)
|
||||||
#define PUEN(x) __REG2(IMX_GPIO_BASE + 0x40, ((x) & 3) << 8)
|
#define PUEN(x) __REG2(IMX_GPIO_BASE + 0x40, ((x) & 3) << 8)
|
||||||
|
|
||||||
|
#define GPIO_PORT_MAX 3
|
||||||
|
|
||||||
#define GPIO_PIN_MASK 0x1f
|
#define GPIO_PIN_MASK 0x1f
|
||||||
#define GPIO_PORT_MASK (0x3 << 5)
|
#define GPIO_PORT_MASK (0x3 << 5)
|
||||||
|
|
||||||
|
#define GPIO_PORT_SHIFT 5
|
||||||
#define GPIO_PORTA (0<<5)
|
#define GPIO_PORTA (0<<5)
|
||||||
#define GPIO_PORTB (1<<5)
|
#define GPIO_PORTB (1<<5)
|
||||||
#define GPIO_PORTC (2<<5)
|
#define GPIO_PORTC (2<<5)
|
||||||
@ -132,24 +141,37 @@
|
|||||||
#define GPIO_PF (0<<9)
|
#define GPIO_PF (0<<9)
|
||||||
#define GPIO_AF (1<<9)
|
#define GPIO_AF (1<<9)
|
||||||
|
|
||||||
|
#define GPIO_OCR_SHIFT 10
|
||||||
#define GPIO_OCR_MASK (3<<10)
|
#define GPIO_OCR_MASK (3<<10)
|
||||||
#define GPIO_AIN (0<<10)
|
#define GPIO_AIN (0<<10)
|
||||||
#define GPIO_BIN (1<<10)
|
#define GPIO_BIN (1<<10)
|
||||||
#define GPIO_CIN (2<<10)
|
#define GPIO_CIN (2<<10)
|
||||||
#define GPIO_GPIO (3<<10)
|
#define GPIO_DR (3<<10)
|
||||||
|
|
||||||
#define GPIO_AOUT (1<<12)
|
#define GPIO_AOUT_SHIFT 12
|
||||||
#define GPIO_BOUT (1<<13)
|
#define GPIO_AOUT_MASK (3<<12)
|
||||||
|
#define GPIO_AOUT (0<<12)
|
||||||
|
#define GPIO_AOUT_ISR (1<<12)
|
||||||
|
#define GPIO_AOUT_0 (2<<12)
|
||||||
|
#define GPIO_AOUT_1 (3<<12)
|
||||||
|
|
||||||
|
#define GPIO_BOUT_SHIFT 14
|
||||||
|
#define GPIO_BOUT_MASK (3<<14)
|
||||||
|
#define GPIO_BOUT (0<<14)
|
||||||
|
#define GPIO_BOUT_ISR (1<<14)
|
||||||
|
#define GPIO_BOUT_0 (2<<14)
|
||||||
|
#define GPIO_BOUT_1 (3<<14)
|
||||||
|
|
||||||
|
#define GPIO_GIUS (1<<16)
|
||||||
|
|
||||||
/* assignements for GPIO alternate/primary functions */
|
/* assignements for GPIO alternate/primary functions */
|
||||||
|
|
||||||
/* FIXME: This list is not completed. The correct directions are
|
/* FIXME: This list is not completed. The correct directions are
|
||||||
* missing on some (many) pins
|
* missing on some (many) pins
|
||||||
*/
|
*/
|
||||||
#define PA0_PF_A24 ( GPIO_PORTA | GPIO_PF | 0 )
|
#define PA0_AIN_SPI2_CLK ( GPIO_GIUS | GPIO_PORTA | GPIO_OUT | 0 )
|
||||||
#define PA0_AIN_SPI2_CLK ( GPIO_PORTA | GPIO_OUT | GPIO_AIN | 0 )
|
|
||||||
#define PA0_AF_ETMTRACESYNC ( GPIO_PORTA | GPIO_AF | 0 )
|
#define PA0_AF_ETMTRACESYNC ( GPIO_PORTA | GPIO_AF | 0 )
|
||||||
#define PA1_AOUT_SPI2_RXD ( GPIO_PORTA | GPIO_IN | GPIO_AOUT | 1 )
|
#define PA1_AOUT_SPI2_RXD ( GPIO_GIUS | GPIO_PORTA | GPIO_IN | 1 )
|
||||||
#define PA1_PF_TIN ( GPIO_PORTA | GPIO_PF | 1 )
|
#define PA1_PF_TIN ( GPIO_PORTA | GPIO_PF | 1 )
|
||||||
#define PA2_PF_PWM0 ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 2 )
|
#define PA2_PF_PWM0 ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 2 )
|
||||||
#define PA3_PF_CSI_MCLK ( GPIO_PORTA | GPIO_PF | 3 )
|
#define PA3_PF_CSI_MCLK ( GPIO_PORTA | GPIO_PF | 3 )
|
||||||
@ -167,7 +189,7 @@
|
|||||||
#define PA15_PF_I2C_SDA ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 15 )
|
#define PA15_PF_I2C_SDA ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 15 )
|
||||||
#define PA16_PF_I2C_SCL ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 16 )
|
#define PA16_PF_I2C_SCL ( GPIO_PORTA | GPIO_OUT | GPIO_PF | 16 )
|
||||||
#define PA17_AF_ETMTRACEPKT4 ( GPIO_PORTA | GPIO_AF | 17 )
|
#define PA17_AF_ETMTRACEPKT4 ( GPIO_PORTA | GPIO_AF | 17 )
|
||||||
#define PA17_AIN_SPI2_SS ( GPIO_PORTA | GPIO_AIN | 17 )
|
#define PA17_AIN_SPI2_SS ( GPIO_GIUS | GPIO_PORTA | GPIO_OUT | 17 )
|
||||||
#define PA18_AF_ETMTRACEPKT5 ( GPIO_PORTA | GPIO_AF | 18 )
|
#define PA18_AF_ETMTRACEPKT5 ( GPIO_PORTA | GPIO_AF | 18 )
|
||||||
#define PA19_AF_ETMTRACEPKT6 ( GPIO_PORTA | GPIO_AF | 19 )
|
#define PA19_AF_ETMTRACEPKT6 ( GPIO_PORTA | GPIO_AF | 19 )
|
||||||
#define PA20_AF_ETMTRACEPKT7 ( GPIO_PORTA | GPIO_AF | 20 )
|
#define PA20_AF_ETMTRACEPKT7 ( GPIO_PORTA | GPIO_AF | 20 )
|
||||||
@ -196,11 +218,11 @@
|
|||||||
#define PB9_AF_MS_PI1 ( GPIO_PORTB | GPIO_AF | 9 )
|
#define PB9_AF_MS_PI1 ( GPIO_PORTB | GPIO_AF | 9 )
|
||||||
#define PB10_PF_SD_DAT2 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 10 )
|
#define PB10_PF_SD_DAT2 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 10 )
|
||||||
#define PB10_AF_MS_SCLKI ( GPIO_PORTB | GPIO_AF | 10 )
|
#define PB10_AF_MS_SCLKI ( GPIO_PORTB | GPIO_AF | 10 )
|
||||||
#define PB11_PF_SD_DAT3 ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 11 )
|
#define PB11_PF_SD_DAT3 ( GPIO_PORTB | GPIO_PF | 11 )
|
||||||
#define PB11_AF_MS_SDIO ( GPIO_PORTB | GPIO_AF | 11 )
|
#define PB11_AF_MS_SDIO ( GPIO_PORTB | GPIO_AF | 11 )
|
||||||
#define PB12_PF_SD_CLK ( GPIO_PORTB | GPIO_PF | GPIO_OUT | 12 )
|
#define PB12_PF_SD_CLK ( GPIO_PORTB | GPIO_PF | 12 )
|
||||||
#define PB12_AF_MS_SCLK0 ( GPIO_PORTB | GPIO_AF | 12 )
|
#define PB12_AF_MS_SCLK0 ( GPIO_PORTB | GPIO_AF | 12 )
|
||||||
#define PB13_PF_SD_CMD ( GPIO_PORTB | GPIO_PF | GPIO_OUT | GPIO_PUEN | 13 )
|
#define PB13_PF_SD_CMD ( GPIO_PORTB | GPIO_PF | GPIO_PUEN | 13 )
|
||||||
#define PB13_AF_MS_BS ( GPIO_PORTB | GPIO_AF | 13 )
|
#define PB13_AF_MS_BS ( GPIO_PORTB | GPIO_AF | 13 )
|
||||||
#define PB14_AF_SSI_RXFS ( GPIO_PORTB | GPIO_AF | 14 )
|
#define PB14_AF_SSI_RXFS ( GPIO_PORTB | GPIO_AF | 14 )
|
||||||
#define PB15_AF_SSI_RXCLK ( GPIO_PORTB | GPIO_AF | 15 )
|
#define PB15_AF_SSI_RXCLK ( GPIO_PORTB | GPIO_AF | 15 )
|
||||||
@ -235,19 +257,27 @@
|
|||||||
#define PC15_PF_SPI1_SS ( GPIO_PORTC | GPIO_PF | 15 )
|
#define PC15_PF_SPI1_SS ( GPIO_PORTC | GPIO_PF | 15 )
|
||||||
#define PC16_PF_SPI1_MISO ( GPIO_PORTC | GPIO_PF | 16 )
|
#define PC16_PF_SPI1_MISO ( GPIO_PORTC | GPIO_PF | 16 )
|
||||||
#define PC17_PF_SPI1_MOSI ( GPIO_PORTC | GPIO_PF | 17 )
|
#define PC17_PF_SPI1_MOSI ( GPIO_PORTC | GPIO_PF | 17 )
|
||||||
|
#define PC24_BIN_UART3_RI ( GPIO_GIUS | GPIO_PORTC | GPIO_OUT | GPIO_BIN | 24 )
|
||||||
|
#define PC25_BIN_UART3_DSR ( GPIO_GIUS | GPIO_PORTC | GPIO_OUT | GPIO_BIN | 25 )
|
||||||
|
#define PC26_AOUT_UART3_DTR ( GPIO_GIUS | GPIO_PORTC | GPIO_IN | 26 )
|
||||||
|
#define PC27_BIN_UART3_DCD ( GPIO_GIUS | GPIO_PORTC | GPIO_OUT | GPIO_BIN | 27 )
|
||||||
|
#define PC28_BIN_UART3_CTS ( GPIO_GIUS | GPIO_PORTC | GPIO_OUT | GPIO_BIN | 28 )
|
||||||
|
#define PC29_AOUT_UART3_RTS ( GPIO_GIUS | GPIO_PORTC | GPIO_IN | 29 )
|
||||||
|
#define PC30_BIN_UART3_TX ( GPIO_GIUS | GPIO_PORTC | GPIO_BIN | 30 )
|
||||||
|
#define PC31_AOUT_UART3_RX ( GPIO_GIUS | GPIO_PORTC | GPIO_IN | 31)
|
||||||
#define PD6_PF_LSCLK ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 6 )
|
#define PD6_PF_LSCLK ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 6 )
|
||||||
#define PD7_PF_REV ( GPIO_PORTD | GPIO_PF | 7 )
|
#define PD7_PF_REV ( GPIO_PORTD | GPIO_PF | 7 )
|
||||||
#define PD7_AF_UART2_DTR ( GPIO_PORTD | GPIO_IN | GPIO_AF | 7 )
|
#define PD7_AF_UART2_DTR ( GPIO_GIUS | GPIO_PORTD | GPIO_IN | GPIO_AF | 7 )
|
||||||
#define PD7_AIN_SPI2_SCLK ( GPIO_PORTD | GPIO_AIN | 7 )
|
#define PD7_AIN_SPI2_SCLK ( GPIO_GIUS | GPIO_PORTD | GPIO_AIN | 7 )
|
||||||
#define PD8_PF_CLS ( GPIO_PORTD | GPIO_PF | 8 )
|
#define PD8_PF_CLS ( GPIO_PORTD | GPIO_PF | 8 )
|
||||||
#define PD8_AF_UART2_DCD ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 8 )
|
#define PD8_AF_UART2_DCD ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 8 )
|
||||||
#define PD8_AIN_SPI2_SS ( GPIO_PORTD | GPIO_AIN | 8 )
|
#define PD8_AIN_SPI2_SS ( GPIO_GIUS | GPIO_PORTD | GPIO_AIN | 8 )
|
||||||
#define PD9_PF_PS ( GPIO_PORTD | GPIO_PF | 9 )
|
#define PD9_PF_PS ( GPIO_PORTD | GPIO_PF | 9 )
|
||||||
#define PD9_AF_UART2_RI ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 9 )
|
#define PD9_AF_UART2_RI ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 9 )
|
||||||
#define PD9_AOUT_SPI2_RXD ( GPIO_PORTD | GPIO_IN | GPIO_AOUT | 9 )
|
#define PD9_AOUT_SPI2_RXD ( GPIO_GIUS | GPIO_PORTD | GPIO_IN | 9 )
|
||||||
#define PD10_PF_SPL_SPR ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 10 )
|
#define PD10_PF_SPL_SPR ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 10 )
|
||||||
#define PD10_AF_UART2_DSR ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 10 )
|
#define PD10_AF_UART2_DSR ( GPIO_PORTD | GPIO_OUT | GPIO_AF | 10 )
|
||||||
#define PD10_AIN_SPI2_TXD ( GPIO_PORTD | GPIO_OUT | GPIO_AIN | 10 )
|
#define PD10_AIN_SPI2_TXD ( GPIO_GIUS | GPIO_PORTD | GPIO_OUT | 10 )
|
||||||
#define PD11_PF_CONTRAST ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 11 )
|
#define PD11_PF_CONTRAST ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 11 )
|
||||||
#define PD12_PF_ACD_OE ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 12 )
|
#define PD12_PF_ACD_OE ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 12 )
|
||||||
#define PD13_PF_LP_HSYNC ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 13 )
|
#define PD13_PF_LP_HSYNC ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 13 )
|
||||||
@ -269,7 +299,31 @@
|
|||||||
#define PD29_PF_LD14 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 29 )
|
#define PD29_PF_LD14 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 29 )
|
||||||
#define PD30_PF_LD15 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 30 )
|
#define PD30_PF_LD15 ( GPIO_PORTD | GPIO_OUT | GPIO_PF | 30 )
|
||||||
#define PD31_PF_TMR2OUT ( GPIO_PORTD | GPIO_PF | 31 )
|
#define PD31_PF_TMR2OUT ( GPIO_PORTD | GPIO_PF | 31 )
|
||||||
#define PD31_BIN_SPI2_TXD ( GPIO_PORTD | GPIO_BIN | 31 )
|
#define PD31_BIN_SPI2_TXD ( GPIO_GIUS | GPIO_PORTD | GPIO_BIN | 31 )
|
||||||
|
|
||||||
|
/*
|
||||||
|
* PWM controller
|
||||||
|
*/
|
||||||
|
#define PWMC __REG(IMX_PWM_BASE + 0x00) /* PWM Control Register */
|
||||||
|
#define PWMS __REG(IMX_PWM_BASE + 0x04) /* PWM Sample Register */
|
||||||
|
#define PWMP __REG(IMX_PWM_BASE + 0x08) /* PWM Period Register */
|
||||||
|
#define PWMCNT __REG(IMX_PWM_BASE + 0x0C) /* PWM Counter Register */
|
||||||
|
|
||||||
|
#define PWMC_HCTR (0x01<<18) /* Halfword FIFO Data Swapping */
|
||||||
|
#define PWMC_BCTR (0x01<<17) /* Byte FIFO Data Swapping */
|
||||||
|
#define PWMC_SWR (0x01<<16) /* Software Reset */
|
||||||
|
#define PWMC_CLKSRC (0x01<<15) /* Clock Source */
|
||||||
|
#define PWMC_PRESCALER(x) (((x-1) & 0x7F) << 8) /* PRESCALER */
|
||||||
|
#define PWMC_IRQ (0x01<< 7) /* Interrupt Request */
|
||||||
|
#define PWMC_IRQEN (0x01<< 6) /* Interrupt Request Enable */
|
||||||
|
#define PWMC_FIFOAV (0x01<< 5) /* FIFO Available */
|
||||||
|
#define PWMC_EN (0x01<< 4) /* Enables/Disables the PWM */
|
||||||
|
#define PWMC_REPEAT(x) (((x) & 0x03) << 2) /* Sample Repeats */
|
||||||
|
#define PWMC_CLKSEL(x) (((x) & 0x03) << 0) /* Clock Selection */
|
||||||
|
|
||||||
|
#define PWMS_SAMPLE(x) ((x) & 0xFFFF) /* Contains a two-sample word */
|
||||||
|
#define PWMP_PERIOD(x) ((x) & 0xFFFF) /* Represents the PWM's period */
|
||||||
|
#define PWMC_COUNTER(x) ((x) & 0xFFFF) /* Represents the current count value */
|
||||||
|
|
||||||
/*
|
/*
|
||||||
* DMA Controller
|
* DMA Controller
|
||||||
@ -291,7 +345,7 @@
|
|||||||
#define SAR(x) __REG2( IMX_DMAC_BASE + 0x80, (x) << 6) /* Source Address Registers */
|
#define SAR(x) __REG2( IMX_DMAC_BASE + 0x80, (x) << 6) /* Source Address Registers */
|
||||||
#define DAR(x) __REG2( IMX_DMAC_BASE + 0x84, (x) << 6) /* Destination Address Registers */
|
#define DAR(x) __REG2( IMX_DMAC_BASE + 0x84, (x) << 6) /* Destination Address Registers */
|
||||||
#define CNTR(x) __REG2( IMX_DMAC_BASE + 0x88, (x) << 6) /* Count Registers */
|
#define CNTR(x) __REG2( IMX_DMAC_BASE + 0x88, (x) << 6) /* Count Registers */
|
||||||
#define CCR(x) __REG2( IMX_DMAC_BASE + 0x8c, (x) << 6) /* Control Registers */
|
#define CCR(x) __REG2( IMX_DMAC_BASE + 0x8c, (x) << 6) /* Control Registers */
|
||||||
#define RSSR(x) __REG2( IMX_DMAC_BASE + 0x90, (x) << 6) /* Request source select Registers */
|
#define RSSR(x) __REG2( IMX_DMAC_BASE + 0x90, (x) << 6) /* Request source select Registers */
|
||||||
#define BLR(x) __REG2( IMX_DMAC_BASE + 0x94, (x) << 6) /* Burst length Registers */
|
#define BLR(x) __REG2( IMX_DMAC_BASE + 0x94, (x) << 6) /* Burst length Registers */
|
||||||
#define RTOR(x) __REG2( IMX_DMAC_BASE + 0x98, (x) << 6) /* Request timeout Registers */
|
#define RTOR(x) __REG2( IMX_DMAC_BASE + 0x98, (x) << 6) /* Request timeout Registers */
|
||||||
@ -401,8 +455,11 @@
|
|||||||
#define POS_POS(x) ((x) & 1f)
|
#define POS_POS(x) ((x) & 1f)
|
||||||
|
|
||||||
#define LCDC_LSCR1 __REG(IMX_LCDC_BASE+0x28)
|
#define LCDC_LSCR1 __REG(IMX_LCDC_BASE+0x28)
|
||||||
#define LSCR1_GRAY1(x) (((x) & 0xf) << 4)
|
#define LSCR1_PS_RISE_DELAY(x) (((x) & 0x7f) << 26)
|
||||||
#define LSCR1_GRAY2(x) ((x) & 0xf)
|
#define LSCR1_CLS_RISE_DELAY(x) (((x) & 0x3f) << 16)
|
||||||
|
#define LSCR1_REV_TOGGLE_DELAY(x) (((x) & 0xf) << 8)
|
||||||
|
#define LSCR1_GRAY2(x) (((x) & 0xf) << 4)
|
||||||
|
#define LSCR1_GRAY1(x) (((x) & 0xf))
|
||||||
|
|
||||||
#define LCDC_PWMR __REG(IMX_LCDC_BASE+0x2C)
|
#define LCDC_PWMR __REG(IMX_LCDC_BASE+0x2C)
|
||||||
#define PWMR_CLS(x) (((x) & 0x1ff) << 16)
|
#define PWMR_CLS(x) (((x) & 0x1ff) << 16)
|
||||||
|
Loading…
Reference in New Issue
Block a user